電子產品設計中必須遵循抗靜電釋放(ESD)的設計規則，因為大多數電子產品在生命周期內99%的時間內都會直接暴露在ESD環境中，ESD干擾會導致設備鎖死、復位、數據丟失或可靠性下降。
對於電子產品來說，如果ESD沒有設計好，常常會造成電子設備運行不穩定，甚至損壞，所以工程師們需要考慮設計中的ESD問題，並掌握基本的解決之道。
鑒於此，今天工程師小何就和大家談談在PCB設計中，如何提高PCBA（即電路板）的ESD防護的方法。
小提示：關於ESD原理、模型方面，下面連結文章寫的很清楚，大家可以點擊查看~~~
ESD(靜電放電)原理、模型及防護
一、ESD三要素
ESD產生的三要素是干擾源、耦合路徑和敏感設備，這三個要素中缺少其中的任何一個，都不會產生ESD問題。在PCB設計中，ESD的防護主要考慮的是ESD防護器件的布局及布線處理，以消除前述所說的ESD三要素中的其中一個或幾個。
何為干擾源、耦合路徑和敏感設備？
- 干擾源：產生ESD干擾的元器件、電子設備、系統或者自然干擾源；
- 耦合路徑：使能量從干擾源耦合（或者傳輸）到敏感設備上，並使敏感設備產生響應的媒介；
- 敏感設備：對ESD干擾產生響應的設備，敏感設備可以是一個很小的元器件或者是某個電路模塊，甚至是一個大系統；
二、PCB設計中的ESD防護
在進行PCB設計時，要考慮ESD的防護，PCB布局和布線是ESD防護的一個關鍵要素，合理的PCB設計可以減少故障檢查及返工所帶來的不必要成本。在增強PCB板ESD防護方面，我們主要分類成兩部分討論。第一，PCB布局走線方面；第二，結構接口方面。
在PCB布局走線方面，有以下幾點：
1、在添加ESD防護器件的位置，儘量不要走關鍵信號線；
2、將敏感信號（如時鐘、復位信號等）電路遠離PCB邊緣布局，防止因靜電瞬間干擾造成了晶片的異常復位，當PCB是由多層板構成時，敏感信號要用地線保護，並儘量遠離PCB邊緣；
3、加大地的泄放面積，在進行鋪銅處理時，要保證鋪銅均勻，保持對地阻抗不變；
4、把對靜電比較敏感的元器件，比如CPU等晶片，放置在離ESD放電源頭比較遠的地方。這樣確保在打靜電時，可能的介入點離敏感的元器件的距離比較遠，將受到的干擾影響降低到最小，經驗表明，8kv左右的靜電經過5mm的距離後可完全衰減；
5、在PCB板邊四周放置環形的地網絡，每一層都添加，環形線的寬度為2.5mm以上，並以過孔將不同層的地網絡等距離連接起來，過孔間距為13mm。需要注意的是，這個環形走線不要形成閉環的，否則形成了閉環的網絡會造成天線效應，帶來輻射方面的影響，因此，環形的繪製中注意留一個縫隙，縫隙間距大於0.5mm；
6、把靜電防護元器件（TVS管、LC濾波器、鐵氧磁珠、高壓電容等）放在板間接口等保護位置，因為接口是ESD的入口，在最近的地方放置防護器件，效果較好，而且能降低給其他地方的電路帶來自身的自感、耦合等干擾；
7、如果是多層板，儘量保證有一個完整的地網絡層，保證重要信號能與地有效的耦合，這樣能使ESD電流順利耦合到低阻抗的額地平面，保護了關鍵信號，同時也減小了迴路路徑長度；
8、根據ESD的防護需求，結構允許情況下，適當增加屏蔽罩也是一個不錯的方案。
在結構接口方面，有以下幾點：
1、一般防雷保護器件的順序是壓敏電阻、熔絲、抑制二極體、EMI器件、電感或共模電感，對於原理圖缺失上面任意器件則順延布局；
2、一般對接口信號的保護器件的順序是：ESD(TVS管)、隔離變壓器、共模電感、電容、電阻，對於原理圖缺失上面任意器件順延布局，嚴格按照原理圖的順序（要有判斷原理圖是否正確的能力）進行「一字型」布局；
3、電平變換晶片（如RS232）靠近連接器(如串口)放置；
4、易受ESD干擾的器件，如NMOS、 CMOS器件等，儘量遠離易受ESD干擾的區域（如單板的邊緣區域；
5、接口保護器件應儘量靠近接口放置，且固定孔要連接到整機信號地上。
三、總結
ESD的設計學問太深了，作為大部分時間在研究射頻的我，無法給再大家做更深入的研究。在這裡也只是拋磚引玉給大家科普一下了，基本上ESD的方案有如下幾種：電阻分壓、二極體、MOS、寄生BJT、SCR(PNPN structure)等幾種方法。
當然，術業專攻，學無止境，工作中只有不斷學習才會創收更高效益。總之，ESD雖然可怕，甚至會帶來嚴重後果，但是，只要工程師在PCB走線布局和結構接口方面做好防護措施，那麼就能有效的進行ESD的防護。
備註：部分圖片來源於網絡，侵刪！歡迎關注工程師小何，如果您覺得本文有點小用，可以點擊右上角「…」擴散到朋友圈~~~