下文包含了：電路原理、電路設計教學、PCB布局布線教學、焊接與調試說明。

一、概述

555定時器是一種集成電路晶片，它誕生於1971年，在2003年，曾創下10億枚的銷量記錄。

原因在於555定時器應用廣泛，且價格很便宜，可以製作家居用品、玩具、警報器等上萬種產品……

那麼如何自己做555定時器？這款集成電路晶片的內部結構是怎樣的？電路原理如何理解？我們繼續看下去！

二、 555定時器結構框圖

如圖可知常見的555定時器組成電路包含：電阻分壓電路、兩個比較器電路、一個觸發器電路、反向輸出驅動電路。

接下來我會根據上面的信息，以555的內部結構為基礎，DIY一款屬於自己的晶片，並解析其電路原理，我把這款晶片命名為LC555。製作成本約20元。

三、電路原理解析

我自己做的555定時器由這5部分電路組成：電阻分壓電路、閾值比較器電路、觸發比較器電路、觸發器電路、輸出電路。

3.1 電阻分壓電路

VCC電源通過三個5K的電阻進行分壓，給兩級比較器分別提供1/3VCC以及2/3VCC的電壓。

由於5KΩ的電阻並不常見，電阻的製造又會存在誤差值，可以採用兩個10KΩ的電阻進行並聯從而得到一個較為穩定的5KΩ電阻。

電路設計如下所示：

3.2 "閾值"比較器電路

分析第一個比較器電路，由於該比較器的反向輸入端固定與電阻分壓的2/3VCC連接，通過與正向輸入的電壓進行比較就可以得到比較結果。

當正向輸入電壓大於2/3VCC時，比較器輸出高電平（VCC），反之輸出低電平（0V）。

需要留意的是555晶片的第五引腳為控制引腳，可以根據實測情況輸入外部電壓用於調整閾值電壓。如果不需要調整，可以接一個10nF的電容到地消除干擾，提高穩定性。

這一部分比較器電路由第一級的差分放大電路與帶電流鏡的第二級差分放大電路所組成：

• 第一級電路由Q1、Q4、Q6、Q8以及R3組成的單端輸入雙端輸出的差分放大器；
• 第二級由Q2、Q3、Q5、Q7、R1、R2和R4共同組成的雙端輸入單端輸出的差分放大器。

整體電路組成如下圖所示：

3.2.1 第一級差分放大器

（1）達林頓管

在第一級差分放大電路中Q1/Q4，Q6/Q8使用了達林頓結構，組成達林頓管。

達林頓管又叫複合三極體，它採用複合連接方式將兩個或多個三極體的集電極連在一起，第一個三極體的發射極直接耦合到第二個三極體的基極，依次連接而成，最終引出B、C 、E三個電極。這樣組成的達林頓管具有增益高、開關速度快、穩定性好等優點。使用時，可以直接把達林頓管看成是一個具有高電流放大係數的高性能三極體。

如果單個電晶體的增益為10，那麼2個電晶體組成的達林頓管的增益將達到10x10=100倍。

隨著三極體個數的增加，達林頓管的Vbe導通電壓也會隨之增加。

（2）電路分析

將這裡的電路進行簡化整理便於對電路的分析。

• Q1的輸入端Ui1為晶片的第六引腳
• Q2的輸入端Ui2為固定的2/3VCC電壓值，電流Ie=Ic1+Ic2。

當6腳輸入電壓Ui1=Ui2=2/3VCC時，相當於輸入了一對大小相同，相位一致的共模電壓。

由於電路是完全對稱的，因此兩個三極體集電極的對地電壓Uc1=Uc2，此時差分放大器的輸出電壓Uo=Uc1-Uc2=0，說明差分放大器對共模信號沒有放大作用。

• 當6腳輸入電壓大於2/3VCC時，即Ui1>Ui2。由於電路的對稱性，Ic1的電流會大於Ic2的電流，從而使Rc1負載上的電壓增大；
• 當6腳輸入電壓小於2/3VCC時，即Ui1<Ui2，由於電路的對稱性，Ic2的電流會大於Ic1的電流，從而使Rc2負載上的電壓增大。

電阻Re在電路中的作用是：為了保持三極體差分放大電路對零點漂移的抑制作用，進一步確保應外部因素導致電路的失衡。

當溫度升高時，三極體的集電極電流也隨之增大，從而使得Ie的隨之增大，URe電位變大，由於Ui1和Ui2電位是固定值，所以三極體內部的Vbe電壓會變小以平衡URe的變化，從而使Ie保持不變。

在實際電路中由於使用了兩個三極體組成的達林頓管結構，為使電路正常工作，輸入電壓應確保大於1.4V，即兩倍的Vbe。

3.2.2 第二級差分放大器

（1）電流鏡結構

在第二級差分放大器中使用了電流鏡結構，電流鏡常用來產生偏置電流和有源負載，還被廣泛用來實現電流信號的複製或倍乘。

極性互補的電流鏡還可以實現差動一單端電流信號的變換。電流鏡從受控源的角度來看也可以看做是電流控制電流源器件。

通過這個電路我們可以簡單了解電流鏡的工作原理。

三極體Q1的基極與集電極接到一起，那麼Q1其實就和一個二極體類似，Uec壓降為0.7V，由於Q1與Q2共用一個電源VCC，管子特性一致，Ib1=Ib2，由於Ie≈Ic=βIb，所以Ic1=Ic2，當Q1電流改變時，Q2也隨之改變。

這種情況屬於理想狀態！

實際應用過程中由於管子性能不一致以及Ube電壓的變化，放大倍數也會隨著變化，該特性稱為厄利效應，為解決這種誤差影響，保障電流鏡輸出電流的一致性，可以使用威爾遜電流鏡進行優化，改善三極體導通電壓的影響。

本文不做擴展，讀者可自行查閱相關資料。

（2）電路分析

在這裡使用了兩個電流鏡結構，分別由R1、R2、Q2、Q3以及R2、R4、Q5、Q7所組成。

這電路是不是熟悉又有點陌生。

其實只需要把這個電路倒過來看就可以看出這其實也是一個帶電流鏡結構的差分放大器。該結構可以對前面的差分信號進行放大，增大總增益，也能夠保持輸出電流的平衡，公共電阻R2可以取一個較小的值，以提高放大器的帶載能力。

3.2.3 電路仿真

經過對第一級比較器電路的拆解分析，在立創EDA仿真模式中繪製電路，進行模擬驗證。

VCC電源使用6V直流源進行供電，2/3VCC電壓為4V，在反向輸入端用一個4V的直流電壓源替代。

• 當正向輸入端連接+6V時，由於正向電壓大於反向輸入電壓，比較器輸出為高，根據圖中萬用表讀數為5.945V，符合設計要求；
• 當正向輸入端連接GND接地時，由於0V小於4V，所以比較器輸出為低電平，萬用表讀書為0.529V，符合比較器設計要求。

3.3 觸發比較器電路

3.3.1 電路原理

這一級的比較器電路與上一級第一個差分放大電路類似，前面使用的是NPN三極體，這裡選用的PNP三極體。

Q9和Q10，Q12和Q13分別組成達林頓結構，Q9的基極接晶片第二引腳，Q13基極差分輸入為固定1/3VCC輸入，使用不同類型的三極體電路原因是為了使輸入共模電壓能夠為0。該差分電路為：雙端輸入，單端輸出方式。這種輸出方式，只得到了差分放大電路中的Q9和Q10的輸出變化量，而Q12和Q13的輸出變化量沒有利用到，所以這種情況放大器的電壓放大倍數為雙端輸出的一半。

再看輸入信號由Q9基極輸入，輸出信號由Q10集電極輸出，屬於同一個達林頓管結構，故輸出信號與輸入信號的相位是相反的。

• 當外部觸發引腳輸入電壓小於1/3VCC時，Q9和Q10導通能力較大，流過電流也大些，比較器輸出為高
• 當觸發引腳高於1/3VCC時，大部分電流會流過Q12與Q13，這是比較器輸出電壓較低

Q11和R12組成NPN管組成開關電路，給差分電路提供足夠的工作電流。

Q11的基極電電流是由Q15和Q18組成的電流鏡結構提供電流。

此處電路可以極大地增加放大器的增益，所以沒有像第一級比較器一樣再加一級放大電路。

3.3.2 電路仿真

經過對第二級比較器電路的解析，在立創EDA仿真模式中繪製其簡化電路，進行模擬驗證。

VCC電源使用6V直流源進行供電，1/3VCC電壓為2V，在正向輸入端用一個2V的直流電壓源替代。

• 當反向輸入端連接+6V時，由於正向電壓小於反向輸入電壓，比較器輸出為低，根據圖中萬用表讀數為2.739uV，符合設計要求；
• 當反向輸入端連接GND接地時，由於0V小於2V，所以比較器輸出為高電平，萬用表讀書為5.982V，符合比較器設計要求。

3.4 RS觸發器

3.4.1 電路分析

• 當R=0，S=1時，Q14導通，Q17截止，Q18截止，流過R13的電流經過Q16和Q19到地，Q19導通，OUTPUT輸出接地為0電平，翻轉電平為1；
• 當R=1，S=0時，Q17導通，使得Q19的基極拉低，Q19截止，流過R13的電流經過Q16和Q17到地，Q18導通，Q19集電極為高電平，即輸出OUTPUT為1，翻轉電平為0；
• 當S=1，R=1時，Q14導通，它的Uce電壓很小，即Q17無法導通，此時Q19導通，OUTPUT輸出接地為0電平，翻轉電平為1。
• 如果初始狀態R=1、S=0，這時Q17和Q18導通。隨後R和S改變狀態為低電平輸入，即R=0，S=0，這時Q14和Q17理應截止，但是由於最初Q18已經導通，電源電流經過R14來到Q17的基極，使得Q17繼續導通，所以輸出OUTPUT還是輸出為1，翻轉電平後0；
• 如果初始狀態R=0，S=1，這時Q14和Q19導通。隨後R和S改變狀態為低電平輸入，即R=0，S=0，此時Q14依舊截止，由於R還是為0，所以Q19還是導通狀態，OUTPUT輸出保持低電平不變，翻轉電平為1。

外部復位信號RESET為高電平時，對電路沒有影響。

但當RESET信號為低電平時，Q16被拉低截止，Q18導通，OUTPUT輸出為高電平，翻轉電平為0，與其它引腳無關。這也就解釋了在應用電路中4腳復位腳需要接到VCC電源，如果接地的話輸出信號直接為低電平狀態。

3.4.2 電路仿真

在立創EDA中對RS觸發器電路進行驗證，其中復位引腳懸空即可。

VCC電源使用6V直流電源供電，分別在觸發器的R端與S端接入VCC以及GND，輸出用萬用表查看輸出電平。

仿真圖如下所示：

3.5 輸出電路

3.5.1 輸出電路

RS觸發器的輸出接到Q20的基級，與R15和R16組成一個簡單的三極體開關電路，當基級輸入高低電平時，對電路進行分析。

（1）Q20基級輸入為低電平

當INPUT輸入為低電平時，Q20截止，集電極為高電平，Q21與Q25導通，Q21與Q25組成一個達林頓結構，此時輸出電壓為VCC減去兩個二極體的壓降，晶片3腳輸出為高電平；由於Q20截止，所以其發射極為低電平，Q24與Q26也隨之截止。

（2）Q20基級輸入為高電平

當INPUT輸入為高電平時，Q20導通，Q21的基級電壓大約為1個二極體的壓降，不足以導通組成達林頓結構的Q21與Q25管子；但Q24與Q24會隨之Q20的導通也導通。三極體Q20的發射極電流被R19與R17進行分流給Q26與Q24提供導通電流，使得兩個管子同時導通，Q26集電極被拉低輸出，Q24集電極被拉低進行放電，此時晶片3腳輸出為低電平。

Q23三極體的集電極與基級連接到一起相當於一個二極體，當輸出為高電平時，給電源提供足夠的驅動能力。

當Q25導通，輸出電壓達到Q22的導通電壓，即1個二極體壓降，此時電流通過Q22回到Q21基級，相當於一個反饋電路，增強輸出電流。

3.5.2 復位電路

當晶片4腳復位引腳輸入為低電平時，三極體Q23導通，發射極電流為前面觸發器所提供，進而給Q24與Q26提供使其導通，導致晶片3引腳輸出與7引腳放電腳接地為低電平，實現復位功能。

R20在電路中起到的作用是保護Q23的反向擊穿。根據查看數據手冊可知2N3906的發射極-基級擊穿電壓 僅為5V，所以當外部提供超過5V電壓時，三極體Q23容易被擊穿，添加100K電阻可以有效的保護三極體。

3.5.3 電路仿真

在立創EDA中對輸出電路進行驗證。

VCC電源使用6V直流電源供電，在輸入端串聯一個2K的輸入電阻，使用萬用表分別測量Q21的基級電壓、Q26的集電極電壓（輸出電壓）以及Q20的發射極電壓，輸入端的高低電平輸入由VCC以及GND網絡進行模擬。

仿真圖如下所示：

四、原理圖設計

4-1 新建工程

打開立創EDA。

創建工程並命名為【一起造芯】自製555定時器。

將原理圖文件命名為：SCH-自製555定時器。

根據圖4-1電路進行繪製電路原理圖。

4-2 器件選型

在本項目的元器件選型中：

• 三極體使用的NPN型的2N3904以及PNP型的2N3906，兩個管子互為配對管；
• 電阻選擇1/4W的直插電阻即可，晶片引腳用排針與香蕉頭接口引出，便於安裝與測試。

所有器件可直接在立創EDA的元件庫中進行搜索，如果對元器件不熟悉，也可以通過查找下方物料清單中的商品編號進行搜索，如果出現物料缺貨情況，亦可選擇其他可替換物料。

通過以上電路的分析，相信聰明的你對各個元器件在電路中的作用有所了解，那麼更換個別物料也不會影響到電路的工作性能的，了解電路工作特性後，電路選型也就變得簡單了。

備註：香蕉頭器件可在用戶貢獻庫中搜索封裝名，商城中還提供其他顏色及型號的連接器，該器件僅為裝飾作用，可不採購及焊接。

五、PCB設計

完成原理圖設計後，經過檢查電路與網絡連接正確後點擊設計-原理圖轉PCB，隨即會生成一個PCB設計界面。

忽略彈出的邊框設置。

將PCB文件保存到工程文件中。

命名為：PCB-自製555定時器。

5-1 邊框設計

在繪製PCB前需根據個人設計意願以及元器件數量所占空間確定PCB的形狀及邊框大小，若無特殊外殼要求，一般設計成矩形、圓形以及正方形。在設計該項目時，秉承著大小合適，美觀大方的原則。

尺寸：長為90mm、寬71mm、圓角半徑為2mm

形狀：圓角矩形，在左側中間位置斷開放置了一個半圓形，模擬晶片的缺口，使其更加形象。

實際板框大小會隨著布局布線進行調整，如果太小可適當放大，太大也縮小邊框，風格樣式可自由發揮，但儘量控制在10cm*10cm之內，這樣就可以到嘉立創免費打樣啦~

5-2 PCB布局

在繪製完板框外形後，接下來進行PCB設計的第二步，對元器件進行分類和布局。

分類指的是按照電路原理圖的功能模塊把各個元器件進行分類，圖中有很多三極體和電阻，但哪一個三極體和電阻是連到一起的呢，這需要我們用到立創EDA所提供的布局傳遞功能。

• 首先先確保PCB工程文件已保存到原理圖文件的一個工程文件夾中。
• 框選原理圖中的某一電路模塊，比如選中電阻分壓電路。
• 然後選中頂部菜單欄中的「工具」-點擊「布局傳遞」按鈕。
• PCB頁面所對應的元器件就會被選中。
• 使用這個辦法將各個電路模塊依次擺放在邊框中。

在布局的時候注意擺放整齊，可根據飛線的指引進行擺放。

按照原理圖信號的流向和器件連接關係進行擺放，是可以把原理圖器件擺放非常整齊的。

在布局的過程中注意接口位置，比如我們需要把排針以及香蕉頭接口按照實際晶片引腳排布在上下兩側，布局參考圖如下：

5-3 PCB走線

接下來進行PCB設計的第三步：PCB走線。

由於一塊電路板有頂面與底面兩個面，在PCB走線也就可以分為頂層走線和底層走線。

其中頂層走線默認是紅色線，底層為藍色線。

走線也就是在電路板中按照飛線連接導線，將相同網絡的點連接起來即可。

• 首先選擇層與元素中要走線的層。
• 然後點擊導線工具進行連線，快捷鍵為W。

看似簡單的連連看，其實其中需要我們耐心地進行調整，元器件的擺放布局也會影響走線的難度，所以還需要在走線過程中進一步調整布局，進一步優化，前面所介紹的PCB布局相當於是在給走線做鋪墊，布局好了，走線也自然順暢了。

在該項目的走線中提供以下幾點參考建議：

（1）電源線（VCC+與VCC-）設置為35mil，信號線設為20mil寬度

（2）走線以頂層走線為主，走不通的可以切換到底層進行連接

（3）走線過程中優先走直線，需要拐彎的地方以鈍角或圓弧拐彎為主

（4）最後加上淚滴，添加絲印標記說明該PCB板的尺寸以及接口功能

布線參考如下圖所示，初次設計可按下圖進行走線聯繫，也可自由設計，自製屬於你的555定時器晶片。

六、焊接與調試

6-1 硬體焊接

拿到板子和元器件後先檢查物料是否有缺失和遺漏，檢查無誤焊進行焊接。

焊接的原則是先低後高。

焊接順序建議：電阻→三極體→排針→香蕉頭接口。

直插器件的焊接方法如下圖所示：注意焊接時對準位置，檢查電阻的阻值是否正確，避免影響電路性能，導致電路不能正常工作。

6-2 硬體調試

完成焊接第一步，切勿直接上電測試，即使你很興奮，順利完成了元器件的焊接，但也不能心急。

焊接完成後需要使用萬用表檢查電源與地是否短路，焊接過程中有沒有出現短路以及斷路的情況，檢查無誤後方能進行上電測試。

上電後元器件沒有明顯發熱狀態，那麼接下來你就可以正式使用自製的555晶片製作項目啦！

結語

555定時器在集成晶片的發展史上意義非凡！

它在當時是唯一 一個非常快速且商業化的晶片，憑藉體積小、重量輕、穩定可靠、操作電源範圍大、輸出端的供給電流能力強、計時精確度高、溫度穩定度佳，且價格便宜等多種優良品質，深得工程師和愛好者的喜歡。

它擁有大量的555應用設計案例，同時也有一些書籍的出版。目前我們能看到的例如NE555、TLC555、NA555、SA555等不同名稱的555晶片就是不同廠家所推出的555定時器晶片。

如何？看到這裡，你準備開始動手DIY了嗎？還是準備先收藏呢[偷笑]

如果你認為這篇文章很有用，歡迎點讚、關注、轉發~

我會持續更新優質的開源項目！