2023年4月，麻省理工學院（MIT）的博士生朱佳迪的一篇論文被熱議，很多網友稱其「發明了0.3納米晶片」，是一項顛覆性的成就。那麼實際的情況如何呢？
我在前一篇文章里，講到了「0.2納米晶片構架」，我們來和朱佳迪同學的論文進行一個比較，就可窺一斑了。
首先，我們需要明確一個概念，「0.2納米晶片」的本質是什麼。
下圖是以「2D半導體」為溝道材料構建的堆疊CFET結構「0.2納米晶片結構」，我們說的「0.2納米晶片結構」，是指它可以支持「0.2納米邏輯節點」的摩爾定律縮放。
在上圖的0.2納米晶片構架中，PMOS和NMOS電晶體的2D半導體溝道分別用紅色線和紫色線標註，它們有基本的物理參數：厚度大概0.7納米，長度（Lg）小於10納米。
這裡需要說明的是，我們並不是以2D半導體的厚度來命名晶片節點，而是以2D半導體帶來的溝道長度（Lg）的縮小帶來的縮放尺寸來命名晶片節點。因此，我們可以從下圖看到：
在0.2納米晶片構架，採用2D半導體（右側）取代矽（左側）作為溝道材料，可以支持更窄的溝道長度Lg，從而繼續延續摩爾定律。
下圖是IMEC的邏輯晶片節點演繹圖，目前規劃到2036年的0.2納米（圖中顯示的A2）邏輯節點的構架。而一旦到2036年，2D半導體成功取代CFET架構中的矽，A2節點之後會繼續圍繞2D半導體的溝道長度縮短進行縮放。
我們大概了解「0.2納米晶片」的基本概念，那麼MIT朱佳迪的工作到底是什麼內容呢？
首先，我們看到文章標題明確的標明研究核心是單層硫化鉬的低溫合成，很顯然它是一個材料合成技術的創新，它的主要內容是證明新的低溫合成技術可以在8寸晶圓尺寸有效工作，並且展示出與矽晶片低溫後端集成的可行性。因此，很顯然，這項工作並非製造了「0.3納米晶片」。
第二，既然是材料合成技術的創新，它可以產生創新的專利技術，比如朱佳迪的工作設計了MOCVD反應器的結構，可以成為半導體設備商的核心技術。
第三，朱佳迪同學的論文為了證明低溫合成2D半導體的優勢，所以在傳統的矽晶片上進行了後端集成，其重點是證明該工藝的低溫條件，即可以保證2D半導體電晶體正常工作，也可以保證集成的矽晶片不被高溫損壞。
因此，朱佳迪同學的論文實際上並沒有觸及「0.2納米晶片」的核心縮放問題，更談不上「發明了0.3納米晶片」。
當然，朱佳迪的材料合成技術的工作非常優秀，MIT官網也對朱佳迪的工作進行了長篇報導，大家可以看到，這篇報導的標題是：《麻省理工學院的工程師在計算機晶片上「生長」原子薄電晶體》，很顯然概況了這項工作的主要突破。
南加州大學電氣和計算機工程以及化學工程和材料科學副教授Han Wang對這項工作的評價是：「這項工作在單層二硫化鉬材料的合成技術中取得了重要進展：8英寸晶圓規模的低溫生長使2D半導體材料與矽CMOS技術的後端集成成為可能，並為其未來的電子應用鋪平了道路。」
很多網友片面的把所謂單層原子厚「0.3納米」，誤以為是「0.3納米晶片」，從而扭曲了對麻省理工學院這項重要工作的科學價值的認識。經過上述討論，大家對朱佳迪同學的工作有更清楚的了解了嗎？我們下次聊！