近日，西安電子科技大學微電子學院在高速模數轉換晶片（ADC）方向取得重要進展。在集成電路設計領域國際頂級期刊JSSC ( IEEE Journal of Solid-State Circuits )上發表了題為「A 0.004-mm2 3.65-mW 7-bit 2-GS/s Single-Channel GRO-Based Time-Domain ADC Incorporating Dead-Zone Elimination and On-Chip Folding-Offset Calibration in 28-nm CMOS」的最新研究成果，西安電子科技大學為第一完成單位，微電子學院的張乘浩和尉江渤博士作為論文第一第二作者，劉馬良教授、楊銀堂教授和陳勇教授作為共同通信作者，該研究採用新型時間域轉換架構實現了國際頂尖的高魯棒性、高單通道轉換速率、高能效ADC晶片。
據悉，高速高性能模數轉換器是現代移動通信、寬帶雷達、衛星定位、無線通信等電子系統的關鍵部件，也是歐美針對中國瓦森納協議中管控的核心卡脖子器件。與此同時，納米級工藝尺寸微縮導致晶片供電電壓下降，器件本徵增益降低，電容微縮受到限制，傳統架構ADC晶片能效提高和面積微縮愈發困難。
據介紹，該研究提出一種基於門控環形振盪器的新型時間域模數轉換架構，突破了高線性度時域信號處理電路設計，相比於傳統架構有效提升了單通道轉換速率，大幅降低了晶片功耗，並搭配精準的時序控制和高效數字輔助校準技術，實現了業內頂尖的高魯棒性時間域模數轉換晶片，核心面積僅為0.004-mm2。
該ADC晶片在2GS/s的單通道採樣速率下，可實現高於50dB的SFDR和大於1GHz的有效帶寬，功耗僅為3.65mW，能效比在國際同指標ADC晶片中達到最優。多批次晶片其在工業溫度範圍和供電電壓變化下SNDR性能波動小於1dB，具有良好的魯棒性，且各項性能指標已通過工信部五所權威認證，是業內首批可實現量產的時間域ADC晶片。該架構ADC適應於未來的5nm、3nm等更先進位程工藝，並具備更好性能和更小面積的潛力，也是全數位化ADC發展的里程碑。
（來源：西電新聞網）