IGBT及隔離驅動數據書冊解讀
作者：電源技能成長記
功率器件驅動中需要對控制電路和功率電路進行電氣隔離，常用的隔離方式有三種，分別為電容隔離，變壓器隔離和光耦隔離。不同廠家所選擇的隔離方案各不相同，下面談談採用無磁芯變壓器隔離的器件，該器件的特性包括：（1）2A的軌至軌輸出電流；（2）內置保護有Vce飽和電壓檢測、短路鉗位、主動關斷和有源密勒鉗位；（3）28V絕對最大供電電壓；（4）195/190ns最大傳輸延遲；（5）100kV/us共模瞬態抑制；（6）12/11V輸出低電壓閉鎖等。內部框圖如圖1所示。
Pin2：去飽和保護。開關管導通時，監測IGBT的集電極―發射極電壓Vce，若Vce大於設定的電壓（9V），K3輸出高電平，退飽和保護被觸發，IGBT被關斷。為了保護的可靠性，埠增加了消隱時間，時間長短由外部電容進行調節。
Pin7：密勒鉗位。由於存在彌勒效應，關斷時Vce電壓變化率經電容Cgc電容耦合，在門極產生電壓尖峰，導致誤導通。為了解決半橋驅動中的串擾問題，增加了彌勒鉗位功能。IGBT關斷時，門極電壓小於設置的關斷電壓（2V），Pin7引腳內部MOS導通，門極接地，抑制串擾電壓。
Pin12：準備就緒。正常工作時，該引腳輸出準備就緒信號，輸出形式為開漏輸出。
Pin13：故障輸出，低電平有效。低電壓保護和驅動信號經過與門接入編碼器及退飽和信號經過編碼後傳輸至控制側進行解碼，解碼後的信號接入SR觸發器S端，Q端輸出高電平，Pin13引腳內部MOS管導通，輸出低電平。Pin13輸出低電平表示驅動發生故障。
Pin14：重置輸入，低電平有效。Pin14引腳輸入低電平，信號接至SR觸發器R端，當R端為高電平，SR觸發器被復位，輸出低電平，Pin13內部MOS管關斷，引腳輸出高電平……
查看原文：https://www.dianyuan.com/eestar/article-5885.html
基礎小結 | 推輓輸出和開漏輸出
作者：硬體筆記本
一、推輓輸出
1.1推輓輸出的概念
推挽（push-pull）輸出是由兩個MOS或者三極體組成，兩個管子始終保持一個導通，另一個截止的狀態。
當輸入高電平時，叫做推；上管Q1導通，下管Q2關閉；
電流走向VCC→Q1→Vout。
當輸入低電平時，叫做挽；上管Q1關閉，下管Q2導通；
電流走向Vout→Q2→GND。
1.2推挽電路的特點
推挽電路最大的特點就是能夠增強輸入信號的驅動能力。
二、開漏輸出
2.1開漏輸出的概念
當使用MOS管時，稱為開漏（OD）輸出，漏極輸出。
當使用三極體時，稱為開集（OC）輸出，集電極輸出。
由於使用MOS管的情況較多，很多時候就用"開漏輸出"這個詞代替了開漏輸出和開集輸出。
2.2開漏輸出的特點
①開漏輸出的高電平沒有驅動能力
開漏輸出最主要的特性就是高電平沒有驅動能力，需要藉助外部上拉電阻才能真正輸出高電平，此時，如果在集電極或漏極上增加上拉電阻，就具備了輸出高、低電平的功能……
查看原文：https://www.dianyuan.com/eestar/article-5881.html
環路補償六步法
作者：大話硬體
- 系統框圖
- 反饋環節傳遞函數
- 功率級傳遞函數
- PWM級傳遞函數
- 傳遞函數計算
如果我們把開關電源看成是不同的電路模塊拼接而成，現在已經知道了每個模塊的傳遞函數，那麼接下來的事情很簡單，按照閉環控制系統求解傳遞函數的方法求解就行。整個系統閉環起來就是下面這樣:
要求解上面系統的傳遞函數，就必須知道輸入和輸出。輸出都知道是輸出電壓，但輸入是什麼呢？
從上面的框圖可以看出 ，其實系統的輸入有兩個，一個是輸入電壓Vin，另外一個是參考電壓Vref。
這麼說可能不夠形象，我們找個電源晶片的規格書看一下。
這個框圖可以看出，電源內部會產生一個穩定的參考電壓，將這個電壓作為輸入，輸入到環路中。
假如我們將輸入電壓作為整個系統的輸入，輸出就是輸出電壓，那麼傳遞函數就是輸出/輸入，其實這個在前面的文章中就已經求解出來了，也就是功率級的傳遞函數。
所以，如果輸入電壓是系統的輸入，輸入只經過了系統的一部分。假設我們將參考電壓作為整個系統的輸入，輸出還是輸出電壓，那麼傳遞函數……
查看原文：https://www.dianyuan.com/eestar/article-5880.html
Rdson和Vgs、Vds有怎樣的關係？
作者：硬體微講堂
1、一道問題
照例，先拋出來一道問題：Rdson和Vgs、Vds有怎樣的關係？如果Vgs增大，Rdson如何變化？如果Vds增加，Rdson又如何變化？這道題，在面試或筆試中大概率不會涉及。但是為了進一步夯實硬體技術基礎，有必要去研究下。
2、可變電阻區
在《Rdson對應MOS管的哪個工作區？》文章中，我們花大量篇幅講解Rdson是對應MOS管的可變電阻區。可變電阻區是什麼情形？如下圖所示：
首先是Vgs>Vth，將襯底中的空穴被向下排斥，襯底中的少子（電子）被向上吸引，形成反型層，產生N型導電溝道。接著是Vds<=Vgs-Vth，由於Vds的存在，溝道會變成梯度，兩端的寬度不均勻。滿足這兩個條件，MOS管才處於可變電阻區。
這上面的過程描述的有些簡單粗暴，如果要考慮「Rdson和Vgs的關係」，這還不夠，需要把上述過程做進一步細化。
3、Vds比較小的時候
當外部施加的Vds還比較小時，比如處於mV級別，此時的Vds電壓會在溝道內產生電流id。該電流由溝道內的自由電子構成，id的大小就取決於溝道內自由電子的密度，而此時，電子密度是取決於Vgs的大小。
Vgs超過Vth的部分越多，導電溝道內被吸引的自由電子越多，此時可形象地理解為溝道內的載流子就越多，溝道寬度就越大。此時Rdson和(Vgs-Vth)呈反比，電流id和(Vgs-Vth)呈正比。
如果從導電溝道的形狀來判斷，此時由於Vds較小，溝道還處於矩形或近似矩形，未發生明顯的形變。
如果從id-Vds的輸出特性曲線來判斷，此時曲線的斜率（電導，電阻的倒數）只取決於Vgs-Vth。而我們在討論可變電阻區時，第一個前置條件就是Vgs>Vth且保持某數值不變，所以此時，輸出特性曲線的斜率是不變的，Rdson也是不變的。
以Nexperia的PMX100UNE為例，具體看一下MOS管的Id和Vds的輸出特性曲線，在Vds較小時，輸出特性曲線近似為一條直線，斜率不變，電導不變，及電阻Rdson不變。此時的Rdson不會隨Vds變化，只隨Vgs變化。Vgs不變，Rdson不變；Vgs增大，Rdson減小。
4、Vds增大到不能忽略時
在Vgs>Vth且保持不變的條件下，隨著Vds的增大，在溝道漏極一側的電壓發生了變化，原來是Vgs，現在變成了Vgd，即Vgs-Vds。而溝道源極一側的電壓還是Vgs，這樣溝道兩端電壓一端是Vgs(源極)，一端是Vgd(即Vgs-Vds，漏極)。由於溝道寬度是取決於柵極和溝道對應點之間的電壓，電壓的變化，導致了導電溝道寬度的不均勻。
如果從導電溝道的形狀來判斷，電壓高，則溝道寬度大；電壓低，則溝道寬度小。因為Vds為正值，所以Vgs明顯是大於Vgd（即Vgs-Vds）。表現為在源極側最寬，在漏極側最窄，溝道整體呈現為梯形。
(源極)導電溝道寬，相當於電阻導體的橫截面積大，對應的電阻阻值小；相反，(漏極)溝道窄，則對應的電阻阻值大。所以此時，在Vgs不變的條件下，溝道電阻Rdson不再是不變的，而是會隨著Vds的增加而增加。
如果從id-Vds的輸出特性曲線來判斷，此時曲線斜率不再只取決於Vgs-Vth，同時還要受Vds的影響。上面得出：Vgs不變時，電阻隨Vds增加而增加，則有輸出特性曲線的斜率（即電導）隨Vds增加而減小。
以Nexperia的PMX100UNE為例，具體看一下MOS管的Id和Vds的輸出特性曲線。隨著Vds的增大，輸出特性曲線明顯彎曲，斜率逐漸減小，則電阻Rdson隨著Vds的增加而增大。
5、定量計算
在可變電阻區內，id和Vds的計算關係可以近似表示為……
查看原文：https://www.dianyuan.com/eestar/article-5879.html
一篇短文淺談差分電路
作者：圖說硬體
在之前的文章中，我們介紹了可以進行信號放大的共射級放大電路、在文章中提到了電路中的Re為反饋電阻，當負載發生變動時，Re會及時的進行反饋，從而穩定輸出電壓。
那麼如果輸入端被干擾，產生輸入電壓的波動又會怎樣呢？
我們來做下仿真實驗。
通過實驗我們可以看到由於加入了輸入噪聲，在輸入端即使沒有信號輸入，也產生了較大的噪聲，這在某些長距離信號傳輸時是非常明顯的！
如何解決這個問題呢？這就引出了今天的主題差分方法電路。
在介紹原理之前，我們還是先看下大電路的仿真結果。在實際應用中差分電路通常會使用雙絞線，會最大程度上將干擾轉化為共模干擾。在下圖的仿真中加入的便是共模干擾↓
通過實驗結果我們可以看到:面對同樣的輸入干擾，差分電路的輸出乾淨了許多，很強的抗干擾能力就是差分電路的特點，這就得益於差分的概念。
差分電路的概念
該電路的輸入端是兩個信號的輸入，這兩個信號的差值，為電路有效輸入信號，電路的輸出是對這兩個輸入信號之差的放大。
設想這樣一種情景，如果存在干擾信號，會對兩個輸入信號產生相同的干擾，通過二者之差，干擾信號的有效輸入為零，這就達到了抗共模干擾的目的……
查看原文：https://www.dianyuan.com/eestar/article-5878.html
更多精彩內容，盡在電子星球 APP（https://www.eestar.com/）
寶藏半導體技術文章合集，送你！
來囤超超超多的技術仿真實例啦！
PWM搞不定，讀完此文得心應手
快速入門PWM的技術難點，從此開始！
這樣理解PWM就對了！