交錯並聯全橋LLC拓撲包含三個實現要素：

（1） LLC諧振電路，實現軟開關；

（2） 原邊交錯控制，減小輸出紋波電流；

（3） 共占空比控制的多個子模塊之間輸入串聯/輸出並聯（ISOP）的連接方式；

實際此電路的均流，是依靠要素（3）實現，與要素（1）和（2）無關。

對於共占空比的ISOP連接方式，有如下三點：

（1） PFC側提供能量給母線電容，並使DC-DC側的總母線電壓保持恆定；

（2） PFC側只保證總母線電壓的恆定，不對單獨的子電路單元的母線電容兩端電壓進行控制；

（3） 對於串聯的子單元模塊，其負載所需的能量直接從各自的母線電容上獲取；若其中一路子單元所取能量增大，該路對應的母線電容電壓就會降低；

對ISOP拓撲進行簡化。將諧振電路的開關網絡/諧振腔/整流網絡整合到一起，用電抗 來表示，並保留能量單向傳輸的特性，可初步簡化至圖17的示意圖。

其中，Z1(f)和Z2(f)分別為LLC1和LLC2原邊的等效電抗，其值與開關頻率相關。根據該圖，有：

（1） 總母線電壓一定，有：u1+u2=constant；

（2） 輸出電壓和負載穩定，有：i1+i2=canstant。

設Z1(f)=Z2(f)。此時，若i1>i2，按照歐姆定律，則u1>u2；而從C1取的能量大於C2取的能量，又有u1<u2。在這種動態的拉扯下，會使得u1=u2， i1=i2，模塊均流。

在Z1(f) Z2(f)時，模塊會有一定的不均流。同時由於上述的這種負反饋作用，使得不均流度有所收斂。

Z(f)包含的器件有：半導體器件/磁性器件/諧振電容。由於半導體器件工作在開關狀態，在系統分析時，可以理解為理想器件。因此，先不考慮半導體器件的影響。這裡主要關注的器件包括上下兩路LLC的諧振電感/諧振電容/主變，也就是電路的諧振參數對模塊不均流度的影響。另外，考慮母線電容容值偏差對不均流度的影響。

仿真驗證

下面仿真驗證該拓撲的不均流度情況。從示意圖15可知，諧振參數差異越大，模塊的不均流度越大。這裡對比的情況包括：

（1） 勵磁電感參數差異對不均流度的影響。這裡考慮差異最大的情況，一路LLC的勵磁電感正偏5%，一路LLC的勵磁電感負偏5%；

（2） 諧振電感和諧振電容參數差異對不均流度的影響。這兩個參數的總電抗為：

則，L越大，C越大，則電抗Z越大；L越小，C越小，則電抗Z越小。因此，考慮一路LLC的L和C均正偏至最大，另一路的L和C均負偏至最小；

（3） 將（1）和（2）匯總考慮，並考慮輕載和重載的情況；

（4） 考慮母線電容容值差異對不均流度的影響。考慮差異最大的情況，上路LLC的母線電容容值正偏20%，下路LLC的母線電容容值負偏20%；

仿真模型建立如圖18。諧振參數差異情況如表3，仿真結果如表4。

表3 仿真參數的差異情況

表4 不均流度的仿真結果

其中，ip1和ip2分別為LL1和LL2的原邊電流有效值，ip為諧振參數一致時模塊滿載輸出的LL1或LL2原邊電流有效值。

仿真結果表明：

（1） 序號2表明，勵磁電感的參數差異，對模塊不均流度的影響很小；純勵磁電感的差異造成的不均流度最大為0.23%；

（2） 序號3和4對比表明，諧振電感和諧振電容造成的最大不均流度為0.88%；且是在兩路LLC參數差異最大的情況下，不均流度最大；

（3） 從序號5可見，模塊最大的不均流情況，發生在滿載時；

（4） 在限定的諧振參數範圍內，模塊最大的不均流度為1.35%左右，對應的工況為267.5V/滿載輸出。

（5） 從序號6可見，母線電容容值的偏差，對不均流度影響很小；

綜上，ISOP拓撲的均流效果好，滿足使用要求。

原創不易，請大家多多點讚和關注支持，謝謝！

更多詳情，上TB搜艾伊電源。