《原子層加工工藝：半導體干法刻蝕技術(Atomic Layer Processing: Semiconductor Dry etching Technology )》簡介
通過本實用指南了解蝕刻的基本原理和高級課題
《原子層加工工藝：半導體干法蝕刻技術》為了解蝕刻技術及其應用提供了動手的一站式資源。這位傑出的科學家、高管和作者為讀者提供有關半導體工業中使用的各種蝕刻技術的深入信息，包括熱、各向同性原子層、自由基、離子輔助和反應離子蝕刻。
本書首先簡要介紹了蝕刻技術的歷史及其在信息技術革命中所扮演的角色，以及行業中常用術語的集合。然後，它繼續討論各種不同的蝕刻技術，最後討論蝕刻反應器設計的基礎知識和該領域的新興主題，例如人工智慧在該技術中的作用。
原子層處理還包括各種各樣的其他主題，所有這些都有助於作者的目標，即為讀者提供對干法蝕刻技術的原子級理解，足以為現有和新興半導體技術開發特定的解決方案。讀者將受益於：
- 關於如何從各種表面去除原子的基本原理的完整討論
- 研究新興蝕刻技術，包括雷射和電子束輔助蝕刻
- 蝕刻技術中過程控制的處理以及人工智慧所發揮的作用
- 分析各種蝕刻方法，包括熱蝕刻或氣相蝕刻、各向同性原子層蝕刻、自由基蝕刻、定向原子層蝕刻等
《原子層處理》非常適合材料科學家、半導體物理學家和表面化學家， 還將在工業界和學術界的工程科學家以及參與半導體技術製造的所有人的圖書館中占有一席之地。作者對企業研發和學術研究的密切參與使本書能夠為該主題提供獨特的多方面方法來供相關人士參考。
作者對《原子層加工工藝：半導體干法刻蝕技術(Atomic Layer Processing: Semiconductor Dry Etching Technology )》的內容介紹
自古以來，人們一直在對石頭、木頭、骨頭和其他材料進行刮擦、雕刻和雕刻，以記錄信息和創造藝術。 這些早期的材料去除形式可能被視為蝕刻技術的起源。
蝕刻在整個歷史中的重要性可以用幾個顯著的例子來說明。 漢謨拉比法典於公元前 1754 年左右被刻入石碑，是最早和最有影響力的法律法典之一。 公元第一個千年後半期的中國唐代，雕刻木版被用於印刷紙幣。 米開朗基羅的大衛雕像是歐洲文藝復興的體現。 所有這些蝕刻技術都使用物理能量來去除材料。
使用酸的化學蝕刻技術在中世紀的歐洲發展起來，可以更細緻地裝飾盔甲。 表面的選定區域被柔軟的「掩膜」覆蓋，可以很容易地用尖銳的物體去除，而暴露的區域則被「蝕刻劑」去除。 倫勃朗是有史以來最偉大的蝕刻師之一，他創作了大約 290 幅版畫。 至今他的許多蝕刻板仍然存在。
John Senebier 於 1782 年發現，某些樹脂在暴露於光線後會失去對松節油的溶解性。 這允許創建早期形式的光掩模，並最終導致攝影方法的發展。 Paul Eisler 於 1936 年發明了印刷和蝕刻電路板。蝕刻也有助於 Jack Kilby 和 Robert Noyce 於 1958 年實現第一塊集成電路。「etch（蝕刻）」 and 「etching（蝕刻）」這兩個詞在 Kilby 開創性的美國專利3 138 743 「微型電子電路」（Kilby 1959）中出現了 11 次。
最初，集成電路是使用光刻膠作為掩模，通過濕法化學方法蝕刻而成。 雖然這些方法對於某些單晶材料和選定的蝕刻劑可以是定向的，但非晶材料的去除蝕刻在所有方向上以大致相同的速率進行。 這種蝕刻也稱為各向同性。 它僅適用於橫向尺寸遠大於待蝕刻材料厚度的特徵。 這個屬性顯然是設備縮小的障礙。 濕法蝕刻的另一個缺點是會產生大量有毒廢物。
為了克服這些挑戰，在 20 世紀 80 年代，干法等離子體蝕刻方法被引入到集成半導體器件的製造中。 當等離子體與固體表面接觸時，會發生稱為濺射（sputtering）的現象，這會導致材料去除。 濺射是 W.R. Grove 於 1852 年發現的。在 1960 年代，電子行業使用惰性氣體等離子體進行物理濺射。 當晶片放置在射頻 (RF) 供電電極上時，離子會加速，濺射速率會增加，從而提高該方法的生產率（Coburn 和 Kay，1972 年）。 然而，物理濺射仍然太慢而不能用於半導體器件的製造。 它還嚴重缺乏掩蔽和停止材料的選擇性。
化學提供了必要的性能提升。 化學等離子體蝕刻的發展始於在氧射頻等離子體中剝離光刻膠 (Irving et al. 1971)。 很快，氟和氯等離子體被測試用於蝕刻多種材料。 當用氟氯烴氣體代替氬氣時，觀察到矽蝕刻速率增加了 10-20 倍（Hosokawa 等人，1974 年）。 「反應離子蝕刻」(RIE，reactive ion etching) 一詞是在 20 世紀 70 年代中期創造的，指的是涉及化學反應等離子體的蝕刻技術，在這種技術中，晶圓被放置在射頻供電的電極上。
最初，儘管實驗清楚地證明了蝕刻速率增強的機制（Bondur 1976），但人們並不了解該機制。 Coburn 和 Winters 發現「所觀察到的蝕刻速率的大小使得離子轟擊引起的增強不能簡單地通過將物理濺射過程疊加到化學蝕刻工藝來解釋」（Coburn 和 Winters 1979）。 他們開創性的實驗證明了離子通量和中性通量之間存在協同作用。 Synergy 也是具有原子層保真度的原子層蝕刻 (ALE，atomic layer etching) 中的一個關鍵概念。 我們將在整本書中使用這個概念。
隨著基于貝爾實驗室開發的批量 RIE 反應器的推出，具有生產價值的蝕刻反應器在半導體行業站穩了腳跟。 可以在 Donnelly 和 Kornblit (2013) 的一篇評論文章中找到關於演化等離子蝕刻設備的概述。 1990 年代引入了單晶圓蝕刻反應器，提高了晶圓到晶圓的可重複性和整體工藝的控制。 這十年也是為大量迅速出現的應用尋找最佳源技術的時期。 第一個單晶圓蝕刻反應器是簡單的平行板反應器，射頻功率施加到晶圓基座上。 一些實施例以增強蝕刻速率的磁場為特徵。
由變壓器耦合等離子體 (TCP，transformer-coupled plasma) 或電感耦合等離子體 (ICP，inductively coupled plasma) 提供功率的高密度等離子體已成為矽和金屬蝕刻的首選工具。 事實證明，中密度電容耦合等離子體 (CCP，capacitively coupled plasma) 源更適合蝕刻氧化矽和其他介電材料。 隨著 1990 年代末鑲嵌金屬化的引入，CCP 反應器得到了廣泛應用，這為蝕刻具有低相對介電常數的材料（即所謂的低 k 材料）創造了巨大的市場。
2000 年代是通過離子通量、中性通量和溫度的徑向均勻性調節旋鈕不斷提高晶圓均勻性的十年。 這是由從 200 毫米晶圓過渡到 300 毫米晶圓以及為滿足摩爾定律而不斷提高的均勻性要求所推動的。 過去十年的特點是強烈關注管芯內和特徵尺度性能。 這是由傳統的摩爾定律縮放到垂直器件縮放的轉變引起的，垂直器件縮放推動了具有越來越高縱橫比的器件，例如 3D NAND 快閃記憶體和鰭式場效應電晶體 (FinFET)。
晶片內部性能挑戰的解決方案之一是「時域處理」，例如等離子體脈衝和混合模式脈衝 (MMP)，其中 RF 功率和氣流是脈衝的。 時域處理需要所有子系統在秒級和更快的時間尺度上重複運行。 考慮到需要用大量工藝參數（包括徑向調諧旋鈕）控制的所有參數，這是一個巨大的工程挑戰。 基於模型的工藝過程控制器和機器學習過程開發算法正在被引入。
隨著半導體器件尺寸縮小到 10 納米以下，需要具有原子級保真度的蝕刻技術。 這裡的保真度是指形狀和構圖與設計工程師意圖的匹配程度（Kanarik et al. 2015）。 ALE 已在實驗室研究了 30 年，有望提供這種性能水平。 關於 ALE 的第一份報告發表在 Yoder 的美國專利 4 756 794 中，標題為「Atomic layer etching」（Yoder 1988）。 在 1990 年代的第一波研究之後，由於對具有無限選擇性的蝕刻技術的需求以及能夠將受控數量的材料去除到亞單層解析度的能力，第二波興趣和發展開始於 2000 年代中期。
在「ALE」的保護傘下討論了各種蝕刻技術，包括非常慢的 RIE 工藝、自由基和氣相蝕刻。 蝕刻界缺乏共同理解和術語，減緩了真正 ALE 的技術發展。 在 2014 年 4 月關於 ALE 的 Sematech 研討會上採用了 ALE 的定義，即至少包含兩個自限步驟的蝕刻過程。該定義類似於原子層沉積 (ALD，atomic layer deposition) 的對應定義。 ALE 中採用了 ALD 中的許多既定概念。 將蝕刻過程分離為自限步驟打破了 RIE 中由同時離子和中性通量引起的權衡。 其結果是提高了整個晶圓的均勻性，跨具有不同關鍵尺寸的特徵（稱為深寬比相關蝕刻 (ARDE)）和表面光滑度（Kanarik 等人，2015 年）。 它還極大地簡化了工藝過程，並使 ALE 易於獲得嚴格的基本理解。
本書涵蓋了定向和各向同性 ALE 的最新研究和發展，並將它們置於已建立的半導體器件干法蝕刻技術的背景下。 在本書中，我們將按照複雜程度遞增的順序介紹蝕刻技術。 我們將從關鍵的基本表面工藝開始，然後是單一物質蝕刻技術（熱蝕刻和自由基蝕刻）、順序多物質蝕刻 (ALE) 和多物質連續處理 (RIE)。 最後，我們將回顧等離子和其他方法來生產我們在本書前半部分討論的課題。
本書的結構不考慮各種蝕刻技術的發現時間順序或市場規模。 新型 ALE 將在經典 RIE 之前進行研究。 Directional ALE 是作為 RIE 的簡化實施例引入的，它適用於嚴格的處理。 顯著的 RIE 屬性將作為連續處理缺乏自我限制的結果呈現，其中所有物種通量始終處於打開狀態。 目標是儘可能嚴格地在原子水平上理解 RIE，以闡明 RIE 今天仍然是的「黑匣子」（Winters 等人，1977 年；Gottscho 等人，1999 年）。
具體的蝕刻應用，如柵極蝕刻、接觸蝕刻或 3D NAND 通道孔蝕刻將作為所討論機制的示例進行介紹，而不是試圖對工藝挑戰和解決方案進行全面描述。 半導體器件和相應蝕刻應用的出現和發展實在是太快了，這樣的嘗試在幾年內就會過時。 相反，本書的目的是提供對所有干法蝕刻技術的原子級理解，這將有望有助於為現有和新興的半導體器件開發特定的解決方案。
等離子體是產生干法蝕刻中使用的離子和自由基的首選方法。 在本書中，等離子體和源技術的詳細程度足以理解它們如何影響到蝕刻表面的物質通量。 為了更深入地理解，我們參考了關於等離子體技術和材料加工的開創性專著是 Liebermann 的專著（Lieberman 和 Lichtenberg 2005）。