ASML 的 EUV 光刻工具很貴。每個 EUV 工具現在接近 1.7 億美元，但您還是將其中的許多工具用於領先的半導體工廠。未來，每個 High-NA EUV 工具的成本將超過 3.5 億美元。此外，這些晶圓廠還需要許多 DUV 光刻工具。每個人都想要一種更具成本效益的方式來圖案化晶片，因為僅光刻就消耗了 3nm 工藝節點成本的約 35%。
想像一下，如果有辦法打破這種趨勢。
上周，世界第二大半導體設備製造商應用材料公司宣布他們有一個潛在的解決方案。該解決方案就是 Centura Sculpta 工具，這是一種可以執行新工藝步驟「pattern shaping」的新工具。
根據 Applied Materials 的說法，Sculpta 工具可用於將某些層的 EUV 光刻的使用減少一半之多。如果屬實，這將重塑行業的成本結構。不過筆者對 Applied Materials 的說法有很大的懷疑空間，所以讓我們來談談這個討論的細微差別。
在這篇文章中，我們將深入探討新的 Centura Sculpta及其相關影響。
首先，儘管有一個非常明確的用例，但半導體和金融行業的人們對這個工具有很多不屑一顧的地方。有人爭辯說，這並不是什麼新鮮事，它只是一種非常昂貴的電感耦合等離子體形式，用於進行反應離子蝕刻，這在大批量製造中已經存在了數十年。對此，人們也可能會爭辯說，光刻技術已經存在了 150 年，而 EUV 也不是什麼新鮮事物。shaping顯然是獨一無二的。
另一個主要的駁斥是它不成熟，而且還很遙遠。那也是錯誤的。雖然 Sculpta 上周才在 SPIE 的光刻和高級圖案會議上正式宣布，但這個新工具已經推出很長時間了。至少從 2015 年開始，應用材料公司就一直在發布關於這種工具類型的公開研究論文。
自 2017 年以來，該公司的第一個客戶一直在與應用材料公司合作開發該工具。Applied Materials 甚至在去年的 SPIE Advanced Lithography & Patterning 會議上進行了技術演示，並提供了真實的客戶測試數據。
關於該特定的演示文稿，還有個有趣故事。在應用材料的演示結束後，我們離開了演示室，並與一些與會者進行了交談。普遍的共識是它非常酷，但行不通。為什麼？參與 SPIE的公司演講分為 3 類。1，什麼即將投入生產，2，什麼是多年以後，在地上種下一根木樁，3，什麼根本不起作用但正在呈現，因為沒有其他與數據有關的東西。我們去年的假設是應用材料這個技術是介護#2 和/或#3之間。
現在看來，那是一個錯誤的假設。
Applied Material 的 Centura Sculpta 並不是完全不成熟且遠離生產的瘋狂技術。Sculpta 是真實的，它確實有效，它將在未來幾年內產生數億美元的收入。鑑於它被宣傳為在第一個用例中直接去除 EUV 雙重圖案化，首先讓我們快速回顧一下光刻多重圖案化過程。
光刻多重圖案化工藝
光刻是大批量半導體製造的核心工藝。一旦突破了光刻工具的限制，您仍然可以通過轉向各種多重圖案化方案來繼續縮放單個特徵尺寸。下面是「光刻-蝕刻-光刻-蝕刻 (LELE：litho-etch-litho-etch)」的簡化描述，這是最常見的多重圖案化方案之一。為了簡單起見，我們將把其他方案（如 SADP 和 LELB）放入與 LELE 相同的桶中。
LELE 工藝流程經過兩次完整的光刻周期，以實現比單個圖案化步驟更緊密的特徵尺寸。整個周期可以是幾十個不同的工藝步驟，包括硬掩模的沉積、底層（underlayers）、中間層（mid-layers）、SARC、CMP、清潔、剝離、旋塗、烘烤、顯影、曝光、蝕刻以及其間的各種計量/檢查步驟。
關鍵在於，從單一的光刻周期到 LELE 工藝涉及到雙倍的光刻成本以及該工藝中涉及的許多其他工具。
Applied Materials 專門將 EUV 多重圖案化減少作為Sculpta 的第一個用例。他們聲稱他們可以通過單個光刻周期和 Sculpta 實現與 LELE 相同的特徵保真度。
按照應用材料的說法，他們預估每個晶圓約 25 千瓦時，每個晶圓約 0.5 千克二氧化碳當量排放量以及每個 LE（光刻蝕刻）循環每個晶圓需要耗費約 15 升水。在右邊的框中，我們顯示了成本。我們估計每月每 100,000 個晶圓啟動的資本成本約為 3.5 億美元，每個晶圓製造或每個 EUV 循環每個晶圓的運營成本約為 70 美元。通過採用應用材料的新技術，我們估計每月每啟動 100,000 個晶圓可節省約 2.5 億美元的資本成本，每個晶圓可節省約 50 美元的製造成本。
從上述可以看到，Applied Materials 宣稱的成本、電力、水和 CO2 節約量是巨大的。台積電已將其 7 納米和 5 納米節點的產能提高到（大約）每月 200,000 片晶圓。每層，這將為他們節省 5 億美元的資本支出和超過 1 億美元的年度運營費用。
台積電 5nm 具有 EUV 多重圖案化步驟。TSMC 3nm 包含多個 EUV 多重圖案化步驟。該技術的目標是插入「2nm」級節點，該節點可能包含 10 多個 EUV 多重圖案化步驟，而無需 Applied Materials Sculpta pattern shaping。如果您假設 Sculpta 可以在*任何地方*使用，那麼使用 Sculpta 每年可以節省*數十億美元*。
不過我們還需要重申一下，該分析過於簡單化，因為我們不能在所有地方使用pattern shaping 。我們將分享它的使用地點和方式，但首先讓我們來談談什麼是 Sculpta 和模式塑形。
什麼是 Centura Sculpta 和Pattern Shaping？
Centura Sculpta 的核心是能夠執行一種稱為pattern shaping的新型步驟。pattern shaping是以一定角度向晶圓射出帶狀等離子束。與晶圓相比，角度可以控制在0到70度之間。零角與晶圓的角度成 90 度。
等離子束以一維方式行進，以保持晶圓上的處理均勻。目的是在 1 個方向上單向延伸特徵。通過旋轉晶圓並再次使光束穿過晶圓，可以在任何方向上執行pattern shaping。
pattern shaping不能影響需要保持不變的矽特徵的關鍵尺寸，這一點至關重要。這意味著僅更改一個軸上的特徵是至關重要的。Applied Materials 表示，對於另一個方向上每 1 個長度單位，他們可以將單個尺寸改變 20 個長度單位。
這在方向上是高度選擇性的。晶圓廠還可以通過增加或減少帶狀光束轟擊所花費的時間來控制圖案被拉長的程度。蝕刻時間是晶圓廠可以利用的一個重要槓桿。
保持形狀統一的另一個考慮因素是確保針對晶圓上的各種不同結構優化光束角。
如果光束角度未正確對齊，則可能會在不同尺寸的結構上產生陰影。
如果平坦化層和硬掩模具有不同的蝕刻選擇性，則等離子束將導致側壁不均勻平直。
必須優化特徵的側壁輪廓，否則會出現性能、功率或良率問題。
等離子束的角度對於晶圓廠進行優化以確保各種尺寸的特徵具有均勻一致的伸長量非常重要。使用較高的角度與較低的角度會兼顧蝕刻所需的時間、頂層的侵蝕率和底層的侵蝕率等因素，以保持關鍵尺寸的完整性。每個應用將有不同的光束角度和時間。Applied Materials 研究了多種不同的化學物質，因此光束可用於各種硬掩模、底層（underlayers）和中間層（underlayers）。
圖案成形（pattern shaping）發生在光刻膠和抗反射塗層的顯影、清潔和蝕刻之後。
一旦發生圖案成形，就可以進行圖案轉移蝕刻。即使您有多個掩模和圖案化階段，這也允許使用圖案整形。圖案整形可以與多重圖案組合。
圖案成型不僅僅需要朝著現有特徵的方向發展。它也可以在任何任意角度進行。對我們來說，這似乎更多地展示了 Applied 與 Sculpta 的對齊和製程控制，而不是非對稱整形的實際用例。我們想不出非對稱整形的用例，但如果您認為有，請分享。
現在我們已經介紹了什麼是pattern shaping，是時候介紹pattern shaping的實際用例了。
用 例
Scuplta 工具有 3 個主要用例：緊密的孔（Tight hole ）和槽圖案（slot pattern）、更窄的尖端到尖端圖案（narrower tip-to-tip patterns）以及消除隨機橋接（removing stochastic bridging）。
第一個應用是使用傳統的光刻 (LE) 方法獲得具有緊密角對角尺寸的孔和槽圖案，這需要多重圖案化。藉助圖案整形，您的優勢在於只需使用一個 LE 步驟即可從一個角落到另一個角落。緊密的角對角很重要，因為它可以讓您將更多功能放入同一區域。在這種使用過孔的情況下，由於有更多的過孔區域，因此可以提高性能和功率特性。
在上圖中，您可以在左側看到如何使用傳統的自對準 LELE 技術實現緊密的角對角。您需要 2 個不同的掩模來實現過孔的緊角對角，但是通過圖案整形，您可以使用一個掩模來創建所有沒有緊角到角的過孔，然後對過孔進行整形以使其具有緊角-到角落。
第二個應用是生產具有更緊密的尖端到尖端圖案的溝槽。這與第一個應用程式非常相似，但具有不同的功能類型。在此應用中，圖形整形用於在不使用第二個掩模的情況下使兩組線儘可能靠近。
左邊是傳統的 LELE 技術。第一個掩膜創建線條，然後第二個掩膜在兩者之間創建一個拆分，以獲得儘可能緊密的尖端間距。通過圖案塑造，您可以使用一個掩膜創建 2 組線條，中間有一條鬆散的溝槽。然後 Sculpta 可以去除儘可能多的材料，使溝槽儘可能薄。
第三個應用是減少隨機橋接缺陷。隨機橋接缺陷位於一條線上，其中蝕刻無法去除它應該具有的所有材料。一般來說，這是因為光刻膠層也沒有正確曝光。
這些缺陷會導致電子去不該去的地方而增加功率。如果橋最終將 2 個關鍵層連接在一起導致短路或通信錯誤，它也會導致產量降低。Applied Materials 表示，通過圖案整形，Sculpta 可以將這些缺陷減少 90% 以上。
在不同的演示中，ASML 談到了將尖端縮小到超過 27 納米如何開始使用 EUV 單圖案化以指數方式增加隨機缺陷。圖案整形將有助於顯著減少這些圖案缺陷，因為光刻工具可以圖案化更鬆弛的特徵並將 Sculpta 形狀變成更緊密的尖端到尖端。圖形整形也有助於以同樣的方式減少溝槽到溝槽間的缺陷。
應該注意的是，ASML 的數據是針對簡單流程的，實際晶片中使用的複雜布線會在 30 納米或以上使用電流抗蝕劑推動缺陷壁。
第一個用例——金屬互連堆棧
金屬堆疊是任何工藝節點中最重要的部分之一。它能夠在晶圓周圍路由信號。金屬堆疊由十幾層組成，但最重要的層是 M0 到 M4 層。就現代工藝節點的布局而言，M0、M2 和 M4 是垂直於柵極的關鍵金屬層，M1 和 M3 平行於柵極。
晶片的金屬堆疊是一個需要進行許多複雜和困難權衡的領域。每個金屬層做得越密越薄，可以完成的信號路由就越多，最終，可以將更多有用的電晶體安裝到任何給定區域。然而，這是要付出巨大代價的。
製作的金屬線越細，金屬線的電阻就越高。記得高中時的歐姆定律。歐姆定律指出 R = (V/I)，其中 R 是電阻，V 是電壓，I 是電流。儘管歐姆定律並不完全適用於如此細小的導線，但工藝節點集成工程師必須努力解決因更密集的金屬層而導致電路電阻增加的問題。他們可以通過增加電壓或減少電流來補償。簡化的權衡是，與更鬆散的金屬堆疊相比，更密集的金屬堆疊發送信號需要更多的功率。縮小金屬間距並不總是一件好事。
銅是英特爾、台積電和三星 3 納米和 4 納米工藝節點的首選金屬。對於單一圖案化 EUV，~32nm 大約是當前抗蝕劑化學和覆蓋能力的線間距極限。對於過孔，這個數字實際上更高。為簡單起見，假設所有特徵的 EUV 單一圖案化的限制為 30nm。
出於演示目的，這個示例被過度簡化了。上圖是晶片上的單個金屬層。單個圖案化 EUV 工具可以定義的每個 30nm x 30nm 單元可以是銅，也可以是絕緣體，通常是 SiO2。這不是光刻的工作原理，但它更容易解釋。
如果使用 EUV 單一圖案化，金屬層可能看起來像上面那樣。周圍有許多電線將信號從晶片的一部分傳輸到另一部分。這些電線還連接到我們正在查看的晶片層下方和上方的層。在許多情況下，該層具有通孔，這些通孔將信號直接向上和向下傳遞到其他層，而無需路由信號。在這個例子中，由於金屬只有 30 納米寬，所以電阻有很大的折衷。
這就是多重圖案化的用武之地。其目標不是填充更多的電線，而是最大化銅面積並最小化 SiO2 面積。當在整個晶片中發送信號時，這將實現更低的電阻，從而實現更高的性能和功率效率。
為簡單起見，假設多重圖案化的極限現在是 15 納米而不是 30 納米。實際上，LELE EUV 的當前極限更多在 ~21 到 ~23nm 的範圍內。上限是台積電在其 N3E 工藝節點的 M0 金屬層上的間距。下界就是我們後面要討論的2nm級節點。需要注意的是，多重圖案化不會直接將間距減半，因為由於堆疊疊加錯誤和隨機性而放棄了一些餘量。
如果我們的像素尺寸現在是 15nm，在這個過於簡化的示範性虛構示例中使用多重圖案化，布線密度將保持不變。相反，這種保真度的增加將用於沉積相對於 SiO2 按比例增加的銅。銅線寬度從 30 納米提高到 45 納米，尖端間距也得到改善。SiO2 絕緣體仍然存在，以防止銅信號混合併使晶片短路。
增加的線寬和尖端到尖端的間距會導致電阻大幅降低，並提高功率和性能。請注意，從單一圖案化到 SALELE 或圖案成形的轉變不會同時改善針尖到針尖和線間距，此示例被誇大且不切實際，無法從概念上展示潛在的好處。
在現實世界中，好處較小，但也是必需的，並且是圖案整形的主要用例之一。特徵的密度已經可以通過單一圖案化來實現，但這些特徵的形狀卻不能。圖案整形有助於將光刻可以列印的特徵帶入晶圓廠所需的形狀。
關於金屬層和通孔層，也存在良率和功率折衷。過孔是連接不同金屬層的方式。每一層都經過製造，然後完美地堆疊在一起。工藝餘量和疊加決定了將它們完美疊加的能力。
任何未對齊都可能導致一層錯過它下面的一層，因此在應該有一個（打開）的地方沒有建立連接。更糟糕的是，金屬層可能會與不應該連接的另一層連接，從而產生不正確的連接（短路）。由於圖案成形是一個選擇性過程，晶圓廠可以在他們需要的方向或數量上調高或調低定向蝕刻，以最大限度地減少短路和開路，同時最大限度地增加特徵尺寸。
電阻問題非常重要，尤其是在圖形整形最適用的較低通孔上。在 TSMC 的 N3E 節點上，超過 90% 的通孔電阻是由 V0 到 V5 引起的。
就通孔電阻而言，接下來的 9 個通孔微不足道。如果 V0 到 V5 過孔可以做得更大，但仍適合同一區域，那麼電阻會降低，密度不會受到影響。
從金屬堆疊的功率和性能角度來看，多重圖案化帶來更好保真度的權衡是很好的，但從成本角度來看，它會受到很大傷害。每個金屬層的工藝步驟數量幾乎翻了一番。
圖案整形不能增加給定區域中金屬層或通孔的數量，但可以增加它們的尺寸並減小尖端到尖端的間距。第一個用例正在一個節點上實現，該節點將於 2024 年末 / 2025 年末用於金屬堆棧的量產。
EUV光刻的未來15年
同樣是在SPIE光刻會議上，ASML 的長期首席技術官兼 EUV 背後的生命力 Martin van den Brink做了一個主題演講和開幕式演講。在演講中，Martin 談到了 EUV 的過去 15 年和未來 15 年，以及我們的發展方向和 ASML 的目標。
他比歐式，儘管要實現High NA EUV 還需要做大量的工作，但這與最初推出 EUV 所需的工作量幾乎不一樣。在他的演講中，他展示了現有 EUV 技術的重要重用，因此High NA 將更具進化性而不是革命性。顯然，一些關鍵部件，例如鏡頭將是全新的，但需要做的工程更多，開拓性更少。
他還談到了 1000 瓦的目標功率，現在看來比以前的功率改進更容易實現。他對他之前的功率時間表估計略有偏差（我們清楚地記得）開了一些謙遜的笑話，並引起了觀眾的一些笑聲。
達到 1000 瓦的部分原因是要達到每小時 500 片晶圓，重要的是不僅在 EUV 中，而且在 DUV 中也是如此。ASML 清楚地了解人們對價格/生產力的擔憂，這種擔憂尤其集中在高價光刻工具上。
在我們看來，對 DUV 的生產力關注是當之無愧的，因為它仍然是光刻的主力。
生產力是 ASML 定價策略的關鍵要素。提高吞吐量是提高定價的價值理由。ASML 長期以來一直使用這種基於「價值」的定價，支持提高定價的方法是增加每小時的晶圓數。
我們可以開玩笑說，每小時提高一個晶圓的生產率相當於一百萬美元的額外定價，我們可能離得不遠……。
Martin 演講的其餘部分是大量出色的信息、事實和數據，這些內容過得太快，無法完全理解……但值得慢速重播。
關鍵數據點之一是通過光刻工具處理的每個晶圓所需的功率為 100KW（10 萬瓦）。這是一個驚人的數字，它不僅是雷射功率，而且隨著吞吐量的增加，它還能夠以驚人的速度更快地加速和減速巨大的花崗岩平台塊。
我們之前曾指出晶圓廠的電力需求是一個日益嚴重的問題。這就是三星在德克薩斯州建設自己的發電廠的原因，因為它無法使用那裡不可靠的電網。Martin 沒有提到的另一個有趣的事實是，台積電為其晶圓廠消耗了整個台灣島大約 10% 的電網！
從Martin van den Brink的這個演講，我們對應用材料的這個新工具又有了新的見解。