AMD第二代3D緩存Chiplet採用7nm打造，帶寬高達2.5 TB/s

IT之家 3 月 5 日消息，得益於顛覆性的 3D 晶片堆疊技術，AMD Ryzen 9 7950X3D 已成為目前最強的遊戲處理器之一，但奇怪的是，該公司在發布 Ryzen 7000X3D 時沒有提到任何關於其新的第二代 3D V-Cache 細節。

AMD 在最近的一次技術會議上向外媒分享了一些細節。據介紹，這顆 Chiplet 晶片仍採用 7nm 工藝，但峰值帶寬提高到了 2.5 TB / s，而初代 3D V-Cache 峰值帶寬為 2TB /s。

此外，我們還拿到了 AMD Ryzen 7000 處理器的新型 6nm I / O 晶片的新圖片和參數。

總的來說，AMD 第二代 3D V-Cache 技術比第一代技術再次向前邁出了一大步。

首先，AMD 的 3D V-Cache 技術將一顆額外的 L3 SRAM 晶片直接堆疊在計算晶片 (CCD) 晶片的中心，從而將其與溫度較高的核心隔離開來。這顆晶片為它帶來了 96MB 3D 緩存，從而提高了對延遲敏感類應用程式的性能表現，比如遊戲。

AMD 在 2023 年國際固態電路會議 (ISSCC) 上展示了一些關於第二代 3D V-Cache 實現的新技術，並就 Zen 4 架構進行了演示。

AMD 上一代 3D V-Cache 將 L3 SRAM 晶片堆疊在 7nm Zen 3 CCD 上，而新一代的 L3 SRAM 晶片依然堅持採用了 7nm 工藝，但它需要堆疊在更小的 5nm Zen 4 CCD 上。這就造成了尺寸不匹配，因此需要進行一些修改，最終大幅提高了其電晶體密度。

與之前一樣，這顆額外的 L3 SRAM 緩存帶來了 4 個 clock 的時鐘信號延滯，但 L3 晶片和基本晶片之間的帶寬增加到 2.5 TB / s，比之前的 2 TB / s 提高了 25%。

這顆 L3 SRAM 晶片通過兩種類型的 TSV 矽通孔連接到基礎模晶片部分。其中 Power TSV 負責傳輸能量，Signal TSV 負責傳輸數據。

在第一代 L3 SRAM 晶片設計中，兩種類型的 TSV 都位於基礎晶片的 L3 區域，然而隨著 5nm 工藝的改進，基礎晶片上的 L3 緩存部分的面積現在有所減少。因此，即使 7nm 的 L3 SRAM 晶片面積更小，它現在也與 L2 緩存 (前一代只重疊了 L3 緩存部分) 發生重疊，所以 AMD 不得不改變基本晶片和 L3 SRAM 晶片中的 TSV 連接設計。

隨著基礎晶片上 5nm L3 高速緩存部分電晶體密度增加，AMD 不得不將 Power TSV 從 L3 擴展到 L2 區域。

對於基礎晶片，AMD 在 L3 緩存、數據路徑和控制邏輯上實現了 0.68 倍的有效面積縮放（與舊的 7nm 晶片相比），因此 L3 緩存中 TSV 物理空間更小。

Signal TSV 依然保留在基礎晶片上的 L3 緩存區域內，但 AMD 通過應用從第一代設計中學到的知識以及 DTCO 改進，將 L3 緩存中的 TSV 區域縮小了 50%，以減少新接口設計中的額外電路。

IT之家提醒，AMD 的 3D 晶片堆疊技術基於 台積電的 SoIC 技術，而台積電的 SoIC 是無凸點的設計，這意味著兩個晶片之間的連接不會使用微凸塊或焊料。AMD 表示，它使用了相同的基本鍵合 / 粘合工藝，並進行了持續的工藝和 DTCO 改進，但最小 TSV 間距並未改變。

此外，L3 SRAM 小晶片也與 CPU 內核保持在同一功率區域，因此無法獨立調整。也正因為電壓不能超過~1.15V，所以配備緩存的小晶片的頻率也不會太高。